1. 수행배경

• 시스템들이 발전하면서 더 높은 대역폭을 위한 고속 데이터 전송이 필요하게 됨
• 주파수가 높을수록 낮은 주파수 신호들보다 채널의 영향을 더 받아 채널 손실에 의한 inter-symbol interference(ISI)는 고속의 데이터 전송을 더욱 어렵게 함
• CTLE는 신호를 Equalizaion하여 수신된 신호의 샘플링 지점에서 ISI를 제거하고 Eye Diagram의 성능을 향상시키기 위해 사용
•  하지만 이는 White noise 까지 부스팅 될 수 있으며 Eye를 완벽하게 복구하기 힘들기에 DFE를 같이 사용
•  DFE를 사용하지 않고 새로운 아이디어를 통하여 기존 CTLE의 단점을 해결

2. 수행기간

• 2020년 5월 ~ 6월 CTLE의 이해와 주제 선정
• 2020년 7월 ~ 8월 개별 블럭과 전체 구조 수립

3. 개발작품 설명

• DFE를 생략하여 사용하는 트랜지스터를 줄인다.
• DFE를 생략하면서 생긴 단점은 Comparator를 통하여 white noise를 부스팅 대상에서 제외시켜 보완한다.

4. 활용방안

• 트랜지스터를 줄임으로 보다 작은 cost로 시스템을 사용 할 수 있다.